Verilog数字系统设计 : RTL综合、测试平台与验证 : register transfer level synthesis, testbench, and verification

大拱桥--暨南大学学生门户 » 图书馆 » 程序语言、算法语言 » Verilog数字系统设计 : RTL综合、测试平台与验证 : register transfer level synthesis, testbench, and verification


名称	Verilog数字系统设计 : RTL综合、测试平台与验证 : register transfer level synthesis, testbench, and verification

索引号	TP312VH/20082
分类号	TP312VH TP312(程序语言、算法语言) TP31(计算机软件) TP3(计算技术、计算机技术) TP(自动化技术计算技术技术) T(工业技术)
作者	纳瓦毕、李广军、
出版社	北京 : 电子工业出版社, 2007
ISBN	978-7-121-04767-1
页数	274页 : 图 ; 26cm 光盘1片
价格	CNY29.00
标签	verilog、电路设计、2007、hdl、外国技术、数字系统、硬件描述语言、美国、
简介
注解	由电子工业出版社和美国麦格劳-希尔教育(亚洲)出版公司合作出版据美国麦格劳-希尔教育出版公司2006年英文版第2版译出责任者汉译姓取自在版编目: 纳瓦毕

书籍简介

《Verilog数字系统设计:RTL综合、测试平台与验证》(第2版)主要讲述基于IEEE Std 1364—2001版本的Verilog硬件描述语言，着重讲述了如何Verilog进行数字系统的设计、验证及综合。根据数字集成电路设计的工程需求，《Verilog数字系统设计:RTL综合、测试平台与验证》(第2版)重点关testbench的设计编写、验证和测试技术，深入讲述基于VerilogHDL的开关级、门级、寄存器传输(RTL)、行为级和系统级建模技术，从而使读者能尽快掌握硬件电路和系统的高效Verilog编程技术。书中把RTL描述、电路综合和testbench验证测试技术紧密结合，给出了多个从设计描述到验证的RTL数字电路模块和系统的设计实例。